16. 9. 2004

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年10月 1日

出 願 番 号 Application Number:

特願2003-342992

[ST. 10/C]:

[JP2003-342992]

VIII 5

NEC'D 26 NOV 2004


出 願 人 Applicant(s):

松下電器産業株式会社


PRIORITY DOCUMENT
SUBMITTED OR TRANSMITTED IN
COMPLIANCE WITH
RULE 17.1(a) OR (b)

特許庁長官 Commissioner, Japan Patent Office 2004年11月11日

1)1



1/E



【包括委任状番号】

9809938



【書類名】特許請求の範囲

【請求項1】

ディジタル化された映像信号を入力とし、

前記映像信号の出力レベルのゲイン制御を行うゲイン制御手段と、

映像信号のフレーム同期信号に基づいて、連続する複数のフィールド毎に前記ゲイン制御 手段に対する制御値として、第1の制御値と第2の制御値とを交互に設定する変動制御手 段とを備えた映像信号処理装置。

【請求項2】

前記変動制御手段は、入力される映像信号の連続する5フィールド単位で周期的に制御を行い、前記5フィールドの第1、第2フィールドで制御値を第1の制御値に設定し、第3、第4、第5フィールドで制御値を第2の制御値に設定する請求項1記載の映像信号処理装置。

【請求項3】

前記変動制御手段は、入力される映像信号の連続する10フィールド単位で周期的に制御を行い、前記10フィールドの第1、第2、第6、第7、第8フィールドで制御値を第1の制御値に設定し、第3、第4、第5、第9、第10フィールドで制御値を第2の制御値に設定する請求項1記載の映像信号処理装置。

【請求項4】

前記変動制御手段は、前記入力映像信号を構成する輝度信号と色差信号とを別々に制御することで出力映像信号の画像変換を行う請求項1乃至3のいずれかに記載の映像信号処理 装置。

【請求項5】

ディジタル化された映像信号を入力とし、

前記映像信号を所定量格納するメモリと、

前記映像信号と前記メモリからの出力のいずれかを選択して出力する選択手段と、

前記選択手段から出力された映像信号の出力レベルのゲイン制御を行うゲイン制御手段と

映像信号のフレーム同期信号に基づいて、連続する複数のフィールド毎に前記ゲイン制御 手段に対する制御値として、第1の制御値と第2の制御値とを交互に設定する変動制御手 段と、

映像信号のフレーム同期信号に基づいて、前記メモリへの書き込みと前記メモリからの読み出しと前記選択手段の出力を制御するメモリ制御手段とを備えた映像信号処理装置。

【請求項6】

前記メモリ制御手段は、入力される映像信号の連続する5フィールド単位で周期的に制御を行い、前記5フィールドの第1、第3フィールドで前記メモリへの書き込みを指示すると共に前記選択手段の出力を入力された映像信号とし、第2、第4、第5フィールドで前記メモリからの読み出しを指示すると共に前記選択手段の出力を前記メモリからの出力とし、

前記変動制御手段は、前記5フィールドの第1、第2フィールドで制御値を第1の制御値 に設定し、第3、第4、第5フィールドで制御値を第2の制御値に設定する請求項5記載 の映像信号処理装置。

【請求項7】

前記メモリ制御手段は、入力される映像信号の連続する10フィールド単位で周期的に制御を行い、前記10フィールドの第1、第3、第6、第9フィールドで前記メモリへの書き込みを指示すると共に前記選択手段の出力を入力された映像信号とし、第2、第4、第5、第7、第8、第10フィールドで前記メモリからの読み出しを指示すると共に前記選択手段の出力を前記メモリからの出力とし、

前記変動制御手段は、前記10フィールドの第1、第2、第6、第7、第8フィールドで 制御値を第1の制御値に設定し、第3、第4、第5、第9、第10フィールドで制御値を 第2の制御値に設定する請求項5記載の映像信号処理装置。



前記変動制御手段は、前記入力映像信号を構成する輝度信号と色差信号とを別々に制御することで出力映像信号の画像変換を行う請求項5乃至7のいずれかに記載の映像信号処理 装置。 【書類名】明細書

【発明の名称】映像信号処理装置

【技術分野】

[0001]

本発明は、ディジタル化した映像信号の画像変換を行う映像信号処理装置に関する。

【背景技術】

[0002]

映画などのようにフィルムで撮影した映像や、それと同等のフレーム数(24フレーム /秒)で撮像するCCD装置の映像信号を、NTSC方式のTV受像機に表示したり、あるいはVCR(Video Cassette Recorder)等の記録装置に記録できるようにする映像フォーマット変換の一例として、2:3プルダウン方式や2:3:3:2プルダウン方式が知られている。プルダウンの実施例としては、フォーマット変換後の映像がなめらかに見えるように、入力側と出力側とで独立した同期系でフォーマット変換を行うものが知られている(例えば、特許文献1参照。)。

[0003]

2:3プルダウンや2:3:3:2プルダウンを実施することで、24フレーム/秒で構成されるプログレッシブ映像信号(以下24P映像信号)を、NTSC方式のTV受像機やVCR装置などの、60フィールド/秒で構成されるインターレース映像信号(以下60I映像信号)に精度良く変換することができ、60I映像信号でありながら、映画のフィルム(24P映像信号)のような視覚効果を得ることができる。

[0004]

以下に、本発明の背景技術となる2:3:3:2プルダウン方式の実施例について図7、図8を用いて説明する。

[0005]

図7は、24P映像信号を60I映像信号に変換する手段を示したブロック図である。図7において、71は24P映像信号の入力端子、72は24P映像信号のフレーム同期信号の入力端子、73は60I映像信号のフレーム同期信号の入力端子、74、75はフレームメモリ、76はフレームメモリの書き込み・読み出し制御手段、77はメモリ出力選択手段、78はプルダウン制御手段、79は60I映像信号の出力端子である。

[0006]

図8は、図7の構成を用いて2:3:3:2プルダウンを実施した場合のタイミング図である。図8において、81は24P映像信号のフレーム同期信号のタイミング図、82は24P映像信号のタイミング図、83はフレームメモリ74の書き込み制御タイミング図、84はフレームメモリ75の書き込み制御タイミング図、85は60I映像信号のフレーム同期信号のタイミング図、86は60I映像信号のタイミング図である。


[0007]

まず、入力端子 71 に入力した 24 P映像信号をフレームメモリ 74、 75 にそれぞれ書き込む。このとき、書き込み・読み出し制御手段 76 が、入力端子 72 に入力した 24 P映像信号のフレーム同期信号に従って、24 P映像信号のフレームごとに書き込み先を切り替えて書き込むように制御する。プルダウン制御手段 78 は、入力端子 73 に入力した 60 I 映像信号のフレーム同期信号に基づいて、書き込み・読み出し制御手段 76 を用いて、フレームメモリ 74、 75 の読み出し制御を行うと共に、フレームメモリ 74、 75 から読み出した映像信号をメモリ選択手段 77 で選択しながら出力するように制御を行う。メモリ選択手段 77 から 60 I に変換した映像信号が出力端子 79 から出力される。

[0008]

図7で説明した構成、動作をタイミング図を用いて説明したのが図8である。図8は、2:3:3:2プルダウン処理のタイミング図であり、タイミング図82は24P映像信号の、時間的に連続する4フレームを順にA、B、C、Dと表している。この4フレームを、時間軸を合わせながら60I映像信号に変換していく。

[0009]



[0010]

次に、各々のフレームメモリに格納した映像信号を読み出しながら、60 I 映像信号に変換していく。読み出す際に、24 P 映像信号のフレーム A を奇数ラインからなるフィールドA o と偶数ラインからなるフィールド A e に分離し、それぞれを60 I 映像信号の第1フレームとして読み出し、次にフレーム B をフレーム A と同様に奇数ラインと偶数ラインに分離してフィールドB o 、B e を構成して、60 I 映像信号の第2フレームとして読み出す。また、次に伝送する第3フレームは、第1フィールド、第2フィールドを、24 P 映像信号のフレーム B から分離したフィールド B o と、フレーム C から分離したフィールド C o 、C e で構成して読み出す。第4フレームは、フレーム C から分離したフィールド C o 、C e で構成して読み出し、第5フレームは、フレーム D から分離したフィールド D o 、D e で構成して読み出す。以降は、24 P 映像信号の4フレームの周期で、60 I 映像信号の10フィールドに、同様に"2:3:3:2"と変換する。このように、24 P 映像信号の連続する4つのフレーム A ~ D を、変換後の対応するフィールドの数が2:3:3:2 となるように60 I 映像信号に変換するため、この方式を2:3:3:2プルダウン方式と呼ぶ。

【特許文献1】特開2002-185849号公報

【発明の開示】

【発明が解決しようとする課題】

[0011]

前記した従来の構成においては、以下に示す課題を有している。すなわち、60 I 映像信号で映画フィルムのような視覚効果を生むためには、まず24 P 映像信号が必要であり、そのためにフィルムで撮影した映像やCCD装置が必要となる。さらに、24 P 映像信号を60 I 映像信号に変換するには、2:3:3:2プルダウン方式などを用いることで実現できるが、その構成要素として2つのフレームメモリを必要とし、またそのフレームメモリに対する書き込み、特に読み出し制御が複雑になることや、24 P 映像信号から60 I 映像信号への変換におけるタイミング制御(フレーム同期)が必要になるなど、回路規模の増大、コストアップ、制御の複雑化を伴うという課題を有している。

[0012]

本発明はこのような課題に鑑み、フィルムで撮影した映像や、それと同等のフレーム数で撮像するCCD装置の映像信号を必要とせずに、簡単な構成と制御方式によってNTSC方式の受像機やVCR装置などにフィルムのような視覚効果をもった映像を違和感なく表示させる映像信号処理装置を提供することを目的とする。

【課題を解決するための手段】

[0013]

前記した課題を解決するため、本発明では、ディジタル化された映像信号を入力とし、 前記映像信号の出力レベルのゲイン制御を行うゲイン制御手段と、映像信号のフレーム同 期信号に基づいて、連続する複数のフィールド毎に前記ゲイン制御手段に対する制御値と して第1の制御値と第2の制御値とを交互に設定する変動制御手段とを備えるように構成 したものである。

【発明の効果】

[0014]

本発明によれば、24P映像信号を入力することなく、簡単な回路構成と制御方式で、フィルムで撮影したような映像を、NTSC方式の受像機やVCR装置などに表示、あるいは記録できるという効果を有する。

【発明を実施するための最良の形態】

[0015]

本発明の請求項1に記載の発明は、ディジタル化された映像信号を入力とし、前記映像信号の出力レベルのゲイン制御を行うゲイン制御手段と、映像信号のフレーム同期信号に基づいて、連続する複数のフィールド毎に前記ゲイン制御手段に対する制御値として、第1の制御値と第2の制御値とを交互に設定する変動制御手段とを備えた映像信号処理装置であり、前記第1のゲイン制御手段の制御値を、映像信号のフレーム同期信号に基づいて変動しながら制御することで、24P映像信号を入力することなく、出力映像信号の画像変換を行う、という効果を有する。

[0016]

本発明の請求項2に記載の発明は、前記変動制御手段は、入力される映像信号の連続する5フィールド単位で周期的に制御を行い、前記5フィールドの第1、第2、フィールドで制御値を第1の制御値に設定し、第3、第4、第5フィールドで制御値を第2の制御値に設定することで、請求項1と同様の効果を有する。

[0017]

本発明の請求項3に記載の発明は、前記変動制御手段は、入力される映像信号の連続する10フィールド単位で周期的に制御を行い、前記10フィールドの第1、第2、第6、第7、第8フィールドで制御値を第1の制御値に設定し、第3、第4、第5、第9、第10フィールドで制御値を第2の制御値に設定することで、請求項1と同様の効果を有する

[0018]

本発明の請求項4に記載の発明は、前記変動制御手段は、前記入力映像信号を構成する 輝度信号と色差信号とを別々に制御することで出力映像信号の画像変換を行うことで、請 求項1と同様の効果を有する。

[0019]


本発明の請求項5に記載の発明は、ディジタル化され映像信号を入力とし、前記映像信号を所定量格納するメモリと、前記映像信号と前記メモリからの出力のいずれかを選択して出力する選択手段と、前記選択手段から出力された映像信号の出力レベルのゲイン制御を行うゲイン制御手段と、映像信号のフレーム同期信号に基づいて、連続する複数のフィールド毎に前記ゲイン制御手段に対する制御値として、第1の制御値と第2の制御値とを交互に設定する変動制御手段と、映像信号のフレーム同期信号に基づいて、前記メモリへの書き込みと前記メモリからの読み出しと前記選択手段の出力を制御するメモリ制御手段とを備えた映像信号処理装置であり、前記第2の変動制御手段は前記第2のゲイン制御手段の制御値を時間的に変動しながら制御し、前記メモリ制御手段は前記第2の変動制御手段からの制御によって、前記メモリ装置への書き込みと読み出しと前記選択手段の出力を制御することで、24P映像信号を入力することなく、出力映像信号の画像変換を行うという効果を有する。

[0020]

本発明の請求項6に記載の発明は、前記メモリ制御手段は、入力される映像信号の連続する5フィールド単位で周期的に制御を行い、前記5フィールドの第1、第3フィールドで前記メモリへの書き込みを指示すると共に前記選択手段の出力を入力された映像信号とし、第2、第4、第5フィールドで前記メモリからの読み出しを指示すると共に前記選択手段の出力を前記メモリからの出力とし、前記変動制御手段は、前記5フィールドの第1、第2フィールドで制御値を第1の制御値に設定し、第3、第4、第5フィールドで制御値を第2の制御値に設定することで、請求項5と同様の効果を有する。

[0021]

本発明の請求項7に記載の発明は、前記メモリ制御手段は、入力される映像信号の連続する10フィールド単位で周期的に制御を行い、前記10フィールドの第1、第3、第6、第9フィールドで前記メモリへの書き込みを指示すると共に前記選択手段の出力を入力された映像信号とし、第2、第4、第5、第7、第8、第10フィールドで前記メモリからの読み出しを指示すると共に前記選択手段の出力を前記メモリからの出力とし、前記変



[0022]

本発明の請求項8に記載の発明は、前記変動制御手段は前記入力映像信号を構成する輝度信号と色差信号とを別々に制御することで、請求項5と同様の効果を有する。

[0023]

(実施の形態1)

以下、本発明の第1の実施の形態について図1、図2、図3を用いて説明する。

[0024]

図1は請求項1に記載の発明による映像信号処理装置の実施例を示した図、図2、図3はそれぞれ2:3プルダウン、2:3:3:2プルダウンに対応する画像変換の様子を示したタイミング図である。なお、本実施の形態においては、主に2:3プルダウンに対応する画像変換について説明し、2:3:3:2プルダウンに対応する変換については後述する。

[0025]

図1において、11は60I映像信号の入力端子、12は60I映像信号のフレーム同期信号の入力端子、13は変動制御手段、14はゲイン制御手段、15は60I映像信号の出力端子である。図2において、21は60I映像信号のフレーム同期信号のタイミング図、22は60I映像信号のタイミング図、23は制御値の制御タイミング図である。

[0026]

図3において、31は60I映像信号のフレーム同期信号のタイミング図、32は60 I映像信号のタイミング図、33は制御値の制御タイミング図である。

[0027]

まず、図1の入力端子11からディジタル化した60I映像信号をゲイン制御手段14に入力し、入力端子12からフレーム同期信号を変動制御手段13に入力する。入力端子11に入力した60I映像信号と、入力端子12に入力したフレーム同期信号は、図2のタイミング図21、22で示すように、同期して入力する。また、タイミング図21に示す60I映像信号のフレーム同期信号は、NTSC方式の60Hz毎に反転する。

[0028]


変動制御手段13は、60 I 映像信号のフレーム同期信号に基づいて、ゲイン制御手段 14に対してゲイン制御値を設定する。具体的には、変動制御手段13は、入力される60 I 映像信号の連続する5フィールドをひとつのブロックとして扱い、そのブロック毎にゲイン制御値がフィールド単位で切り替わるように設定する。すなわち、図2のタイミング図23のように、入力する60 I 映像信号の第1、第2フィールドで、入力映像信号の輝度信号に対してゲインを1.0倍、第3、第4、第5フィールドで、入力映像信号の輝度信号に対してゲインを0.9倍になるように設定する。フィールドを判別してゲインを設定するには、例えば、 $1\sim5$ まで5フィールド分を繰り返し計数する巡回カウンタを用いて、タイミング図22で示すように、入力する60 I 映像信号にフィールド番号を付与し、タイミング図21で示すフレーム同期信号の両エッジ(つまり変化点)毎にカウントアップすることで制御すべきフィールドを判別する。以後、この制御ルーチンを繰り返して画像変換を行う。

[0029]

ゲイン制御手段14は、変動制御手段13から設定されたゲイン制御値にしたがって、 実際にゲイン制御を行う。すなわち、入力される60I映像信号の輝度信号に対してゲイン制御値を掛け合わせることで映像信号のゲインを変更する。

[0030]

このように、2:3プルダウン周期に相当する2、3フィールド毎、あるいは2:3: 3:2プルダウン周期に相当する2、3、3、2フィールド毎に輝度信号のゲイン制御を



[0031]

(実施の形態2)

以下、本発明の第2の実施の形態について図4、図5、図6を用いて説明する。

[0032]

図4は請求項5に記載の発明による映像信号処理装置の実施例を示した図、図5、図6はそれぞれ2:3プルダウン、2:3:3:2プルダウンに対応する画像変換の様子を示したタイミング図である。なお、本実施の形態においては、主に2:3プルダウンに対応する画像変換について説明し、2:3:3:2プルダウンに対応する変換については後述する。 図4において、41は60I映像信号の入力端子、42は60I映像信号のフレーム同期信号の入力端子、43はフィールドメモリ、44は選択手段、45はメモリ制御手段、46はゲイン制御手段、47は変動制御手段、48は60I映像信号の出力端子である。

[0033]

図5において、51は60I映像信号のフレーム同期信号のタイミング図、52は60I映像信号のタイミング図、53はフィールドメモリ43の書き込み制御タイミング図、54はフィールドメモリ43の読み出し制御タイミング図、55は選択手段出力映像信号のタイミング図、56は制御値の制御タイミング図である。

[0034]

図6において、61は60I映像信号のフレーム同期信号のタイミング図、62は60I映像信号のタイミング図、63はフィールドメモリ43の書き込み制御タイミング図、64はフィールドメモリ43の読み出し制御タイミング図、65は選択手段出力映像信号のタイミング図、66は制御値の制御タイミング図である。

[0035]


まず、図4の入力端子41からディジタル化した60I映像信号をフィールドメモリ43、選択手段44に入力し、入力端子42から前記60I映像信号のフレーム同期信号を入力する。入力端子41に入力した60I映像信号と、入力端子42に入力したフレーム同期信号は、図5のタイミング図51、52で示すように、同期して入力する。また、タイミング図51に示す60I映像信号のフレーム同期信号は、NTSC方式の60Hz毎に反転する。

[0036]

入力端子42に入力した60I映像信号のフレーム同期信号はメモリ制御手段45と変動制御手段47に入力され、各々はフレーム同期信号に基づいて制御する。

[0037]

メモリ制御手段45は、フィールドメモリ43に対する書き込みと読み出しの制御を行い、さらに入力端子41に入力した60I映像信号とフィールドメモリ43からの読み出し信号を選択して出力する選択手段44の制御を行う。メモリ制御手段45は、例えばフィールド毎に、1~5まで5フィールド分を繰り返し計数する巡回カウンタを用いて、予め定めたフィールド番号に該当する60I映像信号を入力したときに、フィールドメモリ43に対して書き込みを実施するように指示する。また同じカウンタを用いて、カウンタ値が予め定めたフィールド番号に該当した場合にフィールドメモリ43から読み出しを実施するように指示する。例えば、タイミング図53が示すように前記カウンタ値が第1、第3フィールドに該当するときに書き込みを実施し、タイミング図54が示すように第2



[0038]

さらにメモリ制御手段45は、選択手段44に対して前記カウンタを用いて、カウンタ値が予め定めたフィールド番号に応じて、入力端子41からの60I映像信号とフィールドメモリ43の読み出し信号を切り替えて選択するように制御する。例えば、フィールドメモリ43に書き込みを実施しているときは、入力端子41からの60I映像信号を選択して出力するようにし、フィールドメモリ43から読み出しを実施しているときはフィールドメモリ43から読み出した60I映像信号を選択して出力するように制御する。すなわち選択手段44は、タイミング図55が示すようにフィールドメモリ43に対して書き込みが実施された60I映像信号を、次の書き込みが実施されるまで繰り返し出力するように動作する。

[0039]

変動制御手段47は、入力端子42に入力される60I映像信号のフレーム同期信号に基づいて、ゲイン制御手段46に対してゲイン制御値を設定する。このとき、ゲイン制御値がフィールド単位で、選択手段から出力される映像信号が直前のフィールドの映像信号と異なる映像信号である場合に切り替わるように設定する。すなわち、図5のタイミング図56のように、入力する60I映像信号の第1、第2フィールドで、入力映像信号の輝度信号に対してゲインを1.0倍、第3、第4、第5フィールドで、入力映像信号の輝度信号に対してゲインを0.9倍になるように設定する。フィールドを判別してゲインを設定するには、例えば1~5まで5フィールド分を繰り返し計数する巡回カウンタを用いて、タイミング図51に示すフレーム同期信号の両エッジ(つまり変化点)毎にカウントアップすることで制御すべきフィールドを判別する。以後、この制御ルーチンを繰り返して画像変換を行う。

[0040]

ゲイン制御手段46は、変動制御手段47から設定されたゲイン制御値にしたがって、 実際にゲイン制御を行う。すなわち、入力される60I映像信号の輝度信号に対してゲイン制御値を掛け合わせることで映像信号のゲインを変更する。

[0041]


このように、2:3プルダウン周期に相当する2、3フィールド毎、あるいは2:3:3:2プルダウン周期に相当する2、3、3、2フィールド毎に出力される60I映像信号の更新と、輝度信号のゲイン制御によるフリッカー効果とを組み合わせることで、24P映像信号を入力することなく、60I映像信号の入力に対しても、フィルムなどの24P映像信号で撮影したような視覚効果を簡単に得ることができる。なお、輝度信号と共に色差信号に対してゲイン制御を行うことでも同様の効果が得られる。また、特に輝度信号と色差信号のゲイン制御値が同じ、あるいは変換周期が同じでなければならない必要はななく、それぞれが独立して制御されるようにしてもよい。

[0042]

なお、メモリ制御手段45が選択手段44の出力を切り替えるタイミングと変動制御手段47がゲイン制御手段に対して制御値を切り替えるタイミングは同一であるが、このタイミングを生成するのは、メモリ制御手段45と変動制御手段47のいずれでもよい。この場合、もう一方がそのタイミングに同期して動作するようにすればよい。または、それぞれが独立にタイミングを生成しても、結果的にタイミングが同一であれば問題はない。

[0043]

なお、実施の形態1及び2ではゲイン制御を2:3プルダウン方式の周期に合わせて行っているが、2:3:3:2プルダウン方式の周期に合わせて行ってもよい(図3、図6)。例えば、入力する60I映像信号の第1、第2、第6、第7、第8フィールドで、入力映像信号に対してゲインを1.0倍、第3、第4、第5、第9、第10フィールドで、入力映像信号の輝度信号に対してゲインを0.9倍になるように設定すればよい。このようにしても、本実施の形態と同様の効果が得られる。また、2:3:3:2プルダウン方式、2:3プルダウン方式の周期に合わせることは必ずしも必要ではなく、簡



[0044]

また、実施の形態 1 及び 2 ではゲインを 1 . 0 倍と 0 . 9 倍で変動させることによりフリッカーを発生させるが、ゲインの制御値はこの値に限らず、 2 つの制御値の差が $5\sim1$ 5%程度、より望ましくは 1 0%程度とすると、フィルムのような映像効果が最も高まる。同様の効果が得られる他の制御値の例としては、 1 . 0 5 倍と 0 . 9 5 倍、 1 . 1 倍と 1 . 0 6 倍等があげられる。

【産業上の利用可能性】

[0045]

本発明の映像信号処理装置は、フィルムで撮影したような映像を、24P映像信号を入力することなく、簡単な回路構成と制御方式でNTSC方式の受像機やVCR装置などに表示、あるいは記録できるという効果を有し、ディジタル化した映像信号の画像変換を行う映像信号処理装置などとして有用である。

【図面の簡単な説明】

[0046]

- 【図1】本発明の実施の形態1による、映像信号処理装置の構成を示すブロック図
- 【図2】本発明の実施の形態1による、映像信号処理装置の動作タイミング図
- 【図3】本発明の実施の形態1による、映像信号処理装置の動作タイミング図
- 【図4】本発明の実施の形態2による、映像信号処理装置の構成を示すブロック図
- 【図5】本発明の実施の形態2による、映像信号処理装置の動作タイミング図
- 【図6】本発明の実施の形態2による、映像信号処理装置の動作タイミング図
- 【図7】従来の映像信号処理装置を示すブロック図
- 【図8】従来の映像信号処理装置による、動作タイミング図

【符号の説明】

[0047]

- 11 60 I 映像信号入力端子
- 12 60 I 映像信号のフレーム同期信号入力端子
- 13 変動制御手段
- 14 ゲイン制御手段
- 15 60 I 映像信号出力端子
- 21 60 I 映像信号のフレーム同期信号のタイミング図
- 22 60 I 入力映像信号のタイミング図
- 23 制御値(ゲイン)の制御タイミング図
- 31 60 I 映像信号のフレーム同期信号のタイミング図
- 32 60 I 入力映像信号のタイミング図
- 33 制御値(ゲイン)の制御タイミング図
- 41 60 I 映像信号入力端子
- 42 60 I 映像信号のフレーム同期信号入力端子
- 43 フィールドメモリ
- 44 選択手段
- 45 メモリ制御手段
- 46 ゲイン制御手段
- 47 変動制御手段
- 48 60 I 映像信号出力端子
- 51 60 I 映像信号のフレーム同期信号のタイミング図
- 52 60 I 入力映像信号のタイミング図
- 53 メモリ書き込みのタイミング図
- 54 メモリ読み出しのタイミング図

選択手段出力映像信号のタイミング図 5 5 制御値 (ゲイン) の制御タイミング図 5 6 60 I 映像信号のフレーム同期信号のタイミング図 6 1 6 2 60I入力映像信号のタイミング図 6 3 メモリ書き込みのタイミング図 6 4 メモリ読み出しのタイミング図 選択手段出力映像信号のタイミング図 6 5 制御値 (ゲイン) の制御タイミング図 6 6 7 1 2 4 P 映像信号入力端子 24 P 映像信号のフレーム同期信号入力端子 7 2 60 I 映像信号のフレーム同期信号入力端子 7 3 7 4 フレームメモリ 7 5 フレームメモリ 7 6 書き込み・読み出し制御手段 7 7 メモリ出力選択手段 プルダウン制御手段 7 8 7 9 60 I 映像信号出力端子 8 1 24 P映像信号のフレーム同期信号のタイミング図 2 4 P 映像信号のタイミング図 8 2

フレームメモリ54書き込み制御タイミング図

フレームメモリ55書き込み制御タイミング図

60 I 映像信号のタイミング図


60 I 映像信号のフレーム同期信号のタイミング図


8 3

8 4

8 5


8 6





| 【図 2】 | 1 1 | ı 1 |
|------------------|--------------------------|-------------|
| | 第9 第10 74-147 | 6.0 × |
| | 24一小. | |
| | 第7 34-此. | × 1.0 |
| | 海6 74一小· | * |
| | 第574一小。 | |
| | 第4 74-15 ² | × 0.9 |
| | 第3 74-14 ⁵ | |
| 60Hz | 第1 第27-14. | × 1.0 |
| 601映像信号のフレーム同期信号 | 22 601入力映像信号 37 | 23 制御値(ゲイン) |
| 2 | 22 | 23 |

| 【図3】 | | |
|-------------------------|--------------|-------------|
| | | |
| | 第10 24-孙· | × 0.9 |
| | 34-75 | × |
| | 第877-小 | |
| | 第7.7~小-小 | × 1.0 |
| | 第6 74-队 | |
| | 第574-14. | |
| | 第4 24-1小· | 6.0 × |
| | 第3 74-14. | |
| 60Hz | 第2.274-145. | 0:1 |
| Z409 | 郑1 74-54 | × |
| 31 601映像信号の フレーム同期信号 | 32 601入力映像信号 | 33 制御値(ゲイン) |





| | | 第8 第9 第10 74-冰· 74-冰· 74-冰· | 書き込み | いまな出り | 第874一小`の映像 | × 0.9 |
|-----------|-------------------------|--------------------------------|---|-----------------------------|---------------|-------------|
| | | 第6 第7 | 書き込み | 最多出し | 第674-11ドの映像 | × 1.0 |
| | | 第3 第4 第5 74-小, 74-小, | (1) (1) (1) (1) (1) (1) (1) (1) (1) (1) | 出を紹 | 第374~14・の映像 | × 0.9 |
| 60Hz 60Hz | | 第1 第2 74-14. | 報告込み | 一つ田や説 | 第124-14,の映像 | x 1.0 |
| | 51 601映像信号の フレーム同期信号 | 52 601入力映像信号 | 53 フィールドメモリ 書き込み制御信号 | - 54 フィールドメモリ 読み出し制御信号 - | 55 選択手段出力映像信号 | 56 制御値(ゲイン) |



| | | 第1074-小 | | 説み出し | 第974-164,の映像 | × 0.9 |
|------|-------------------|--|------------------|-------------------------|----------------|----------|
| | | ※30~11~20~11 | 書き込み | | 第974- | × |
| | | 郑8 74-小· | | 読み出し | € | |
| | | 第7 24-小· | | 就3 | 第67~ル・の映像 | × 1.0 |
| | | 第6 74-小. | 書き込み | | Suc | |
| | | 第57-小 | | 丑 | \$94£ | |
| , | | 第47-72 | | 語を語 | 第37イール・の映像 | × 0.9 |
| | | 37~WF | ・書き込み | | ## | |
| 60Hz | | 第274一5. | | 野や田)・ | 1.の映像 | 0. |
| 60Hz | | 郷17~5. | 春春込み | | 第124-104'の映像 | × 1.0 |
| | | | | | | |
| | 601映像信号のフレーム同期信号 | 1映像信号 | フィールドメモリ書き込み制御信号 | 64 フィールドメモリ 読み出し制御信号 | 選択手段出力映像信号 | 制御値(ゲイン) |
| | 61 601 安極 フレーイ | 62 601入力映像信号 | 63 フィール 書き込る | 64 フィール 読み出 | 65 選択手 映像信 | 66 制御値 |
| | 9 | ω | 9 | U | 9 | ~ |










【書類名】要約書

【要約】

【課題】24P映像信号を2:3プルダウン等で60I映像信号に変換するにはフレームメモリを必要とし、また複雑なタイミング制御が必要になり、回路規模の増大、コストアップを伴うという課題を有していた。

【解決手段】映像信号の出力レベルのゲイン制御を行うゲイン制御手段14と、映像信号のフレーム同期信号に基づいて、連続する複数のフィールド毎にゲイン制御手段に対する制御値を第1の制御値と第2の制御値のいずれかに交互に設定する変動制御手段13とを備えるように構成した。

【選択図】図1



出願人履歴情報

識別番号

[000005821]

1. 変更年月日

1990年 8月28日

[変更理由] 住 所

新規登録 大阪府門真市大字門真1006番地

氏 名

松下電器産業株式会社